檢索結果:共5筆資料 檢索策略: pass_date={"gte":"2023-10-23"} and stat="3" and cadvisor.raw="方劭云"
個人化服務 :
排序:
每頁筆數:
已勾選0筆資料
1
目前關於量子佈局合成的研究通常假設輸入的量子電路只由單量子位元與雙量子位元閘組成,然後將其映射至目標的量子電腦上。這種假設簡化了佈局合成問題,只需要確保所有受控反閘(CNOT)滿足所給的耦合圖的硬體…
2
隨著積體電路製程不斷演進,超大型積體電路中採用混合高度元件設計已經使傳統單一高度標準元件合法化演算法變得過時。相比起較低的元件,高元件提供更大的驅動強度,但是面積和功耗也會增加。因此,現代電路經常包…
3
隨著製程持續演進,尺寸不斷縮小,甚至達到7奈米以下,使電路性能受到金屬線阻抗的影響日益增強,為克服其所帶來的挑戰,墩柱式灌孔(via pillars)的概念應運而生。墩柱式灌孔為現代集成電路設計提供…
4
隨著技術節點和異質整合(heterogeneous integration)的演進,封裝設計變得日益複雜。為了最佳化時序性能和信號完整性 (signal integrity),必須使用不同間距值區…
5
混合單元高度的超大型積體電路(VLSI)已經廣泛應用以滿足不同的設計需求。由於各種與製造相關的設計考量,例如佈局相 依效應(layout dependent effects)、汲極對汲極相鄰(dra…